休戚與共的先進製程和高性能運算系統。

話說天下大勢，合久必分，分久必合，半導體產業似乎也出現了類似現象。

相近領域內不斷發生整併，大者恆大的趨勢已經不可逆。從大方向來看，半導體產業的確正在上演從合到分，又從分到合的情況，雖然同樣是合，但最初的合，與目前的整合趨勢，是有本質上的區別。

早期半導體產業剛開始發展時，大部分都是同時具備半導體製造和晶片設計的垂直整合製造型半導體公司（Integrated device manufacturer或IDM），如美國的Intel、南韓的三星、台灣的旺宏等。

一般來說IDM型半導體公司的特色在於，理論上只要公司對兩領域的研發能力及掌握度都夠高，整合相對容易，無論在技術面或成本面都會更具優勢。當然了，過往也討論過Intel與三星這兩家IDM型半導體公司，在自家集團內橫向溝通不佳和垂直整合失敗的例子，不過在此不加贅述。
 
隨著晶片的複雜度及研發成本愈來愈高，業界開始轉為把設計和製造分開，於是有些公司只負責設計，即純粹的晶片設計公司（Fabless或Design House）；與之相對的則是不再參與設計，只負責代工製造的晶圓代工廠（Wafer Foundry）。
 
如此將半導體產業上下游粗略一切為二，實則為兩領域皆帶來不少好處。
 
由於和半導體製造脫鉤，晶片設計方不再需要自行建造或維護生產線，使涉足半導體產業的資金門檻大幅降低，間接催生出許多晶片設計公司。

 
這些晶片設計方聚焦於自身電路設計、硬體架構等技術研發，再尋找生產成本最低的製程與相對應之晶圓代工廠合作即可，在晶片設計公司百家爭鳴下，不僅加劇了競爭，亦開拓了市場格局，誕生許多各式各樣過往沒想過的產品晶片。

 
另一方面，晶圓代工方專注於製程研發，提供更穩定、更值得信賴的品質，加上不再涉入晶片設計，減少了晶片設計公司託付其代工時的技術外流顧慮。台積電即是此領域的經典代表，不得不佩服當初台積電精確判斷晶圓代工會成為半導體產業一大商業模式。

 
然而在進入先進製程後，兩領域獨立分進、再實現合流的理想合作模式逐漸有了變化，出現最初幾段所述的分久必合。老樣子，仍是將晶片設計和晶圓代工分開討論。

 
對晶片設計方而言，無可否認使用先進製程依然持續帶來好處，但不同代製程節點之間的性能、面積和功耗等改善，卻不若以往那般巨大。考慮到光罩費用與研發難度不斷攀升，顯然已不再是使用新一代製程便必然帶來成本效益的情況，故愈來愈多附加價值不高的產品晶片選擇停留在成熟製程。

 
至於一些高性能運算相關晶片，縱使繼續挺進先進製程，其電路架構設計，性能、面積和功耗的平衡點，卻幾乎是根據特定製程的元件特性而決定，包括資料流管線級數該怎麼切才會最為恰當，以及新一代製程元件在配合新電路、新架構修改下所對應之代價等。

 
對晶圓代工方而言，想持續改善製程品質，除了自身技術外，亦需要大量且不同特性的電路來協助驗證與測試以調整製程特性。這點對成熟製程來說不是什麼問題，客戶數量依然龐大。
 
可是先進製程市場就不是這樣了，無論是受限於技術還是資金，有能力繼續挑戰先進製程的晶片設計公司實在寥寥可數，Intel、AMD、NVIDIA、博通、高通、聯發科等，算來數去不外乎這些老面孔。
 
故比起耗費大量心力研發能廣泛適用所有電路設計之製程，在有限資源下專門為這些有能力向先進製程挑戰的晶片設計公司，調教出符合其產品開發所著重的製程特性，才是比較合理且符合產業需求的做法。
 
事實上進入後摩爾定律時代，晶圓代工和晶片設計兩領域的技術演進又走回了緊密結合，和過往近乎平行獨立的生態完全不同。
 
近年來台灣半導體業界有少數人士指出，或許台積電不應繼續研發先進製程，反而該考慮回頭調教及改善成熟製程，鞏固既有市場。由於先進製程的技術難度和研發資金呈指數函數上升，萬一投入成本無法回收，甚至可能只是在其中一個製程節點遭遇失敗，便會拖垮整間公司。

 
在此先強調，以目前及可預見未來的半導體產業狀況來說，個人不認同以上觀點，但其部分邏輯並非毫無道理。

 
現實面上採用5nm和4nm製程的客戶數量已經不多，幾乎可以看做專門為幾家客戶而研發出來，那等到推出3nm製程時會有多少客戶呢？而2nm製程時又有多少客戶呢？不用多說，勢必愈來愈少。

 
若在某一代先進製程節點上投入大量資源研發，後來卻找不到任何一家晶片設計公司願意採用，這絕非完全無法想像的局面。
 
退一步來看，一旦不存在任何有能力挑戰先進製程的晶片設計公司，先進製程的技術演進也就無甚意義。因此先進製程的研發須謹慎評估市場價值，同時精確掌握客戶需求，否則最終可能淪落一場空。

 
這就是為什麼三星的晶圓代工部門會不計一切代價地選擇和高通、NVIDIA、AMD等客戶緊密合作的關鍵原因，即便自認自家先進製程研發得多優秀，最糟情況是進入市場後，才發現不符合那屈指可數的客戶之需求而乏人問津，那投入的研發成本無疑等同打水漂。
 
其實嚴格來說，晶片設計和晶圓代工彼此只是相對上下游關係，並無絕對的主導權差異，晶片設計方在研發新一代硬體電路架構時，尤其在高性能運算相關產品晶片，同樣須確認是否有滿足其速度、功耗等眾多元件特性需求的製程存在，否則一樣事倍功半，甚至變成一場災難。
 
有些IP供應商如ARM之流，在向市場推銷新一代IP於性能、功耗等方面的改善時，愈來愈常會在旁加註不同代IP所使用的不同製程。這不僅僅只是意圖沾光製程進步所帶來的效益，更重要的點在於，其強調新一代IP架構設計乃基於特定製程的元件特性並最佳化而得來。

 
倘若大膽地將新一代IP架構直接套用在舊一代製程上，不無可能出現元件性能不符需求，導致時序收斂萬分困難等意料之外的問題，需額外耗費大量資源如面積或功耗等以彌補並完成實現，就結果而言，無法獲得該新架構原本預期效益。

 
回顧2015年底蘋果的A9處理器晶片門事件，我完全相信論技術部分台積電遠勝過三星，不過兩間公司同時代工的A9處理器晶片，在性能還是效能兩方面皆存在明顯落差這點，個人推測有部分因素或許也出在A9處理器架構是基於台積電的製程特性去研發、設計最佳化，所以當該架構交由三星製程代工時，會將其製程裏本就不如台積電的缺點部分加倍放大。

 
綜觀半導體產業發展至如今規模，晶片設計和晶圓代工兩領域的眾多巨擘，不太可能選擇進行跨領域相互整併，走回IDM型態的老路子。可是在實務面上，彼此間卻明確形成一相互依賴、休戚與共的關係，合作之密切一點都不亞於早期幾家IDM型半導體公司內的垂直整合生態。