元件種類選擇的過猶不及。

半導體製程通常提供了許多種類元件供晶片設計者使用，用電壓閥值來區分粗略分為HVT、SVT、LVT三大類，即代表同功能的高、中、低三種電壓閥值元件。

一般來說LVT元件是以高性能為導向，故電壓閥值低、速度快，功耗部分偏大；反之HVT元件的電壓閥值高、速度慢，但功耗部分偏低，尤其漏電流小；SVT的速度和功耗則介於兩者之中，屬於在LVT和HVT的性能與功耗之間取得相對平衡的類型。

除了電壓閥值外，需要晶片設計者選擇不同元件的因素還有電晶體的通道長度。由於電晶體通道長度與驅動電流大小成反比，因此通道長度越長，驅動電流越低，元件操作速度就越慢，進而使功率更低。

在理想情況下，晶片設計者進行閘級電路合成時，會將資料庫內所有元件種類都考慮進去，再根據時序的寬鬆或緊繃，由自動化工具來選擇使用哪種元件以加速和達到時序要求。大部分情況下所有元件都會使用到，在時序較緊繃的部分使用LVT和短通道元件，時序較寬鬆的部分則多使用HVT、SVT和長通道元件，只是量多量少的差異，讓晶片同時兼顧性能和功耗。

當然了，現實始終不是理想，能夠透過閘級電路合成自動化工具即達到最佳化的狀況實在不多。過去有段時間盛行在閘級電路階段初步最佳化，最後再交由實體佈局階段來處理以達到目標。

不過隨著晶片複雜度的提高，特別是極端性能特化相關電路的需求增加後，實體佈局階段能調整的範疇越來越有限。再加上一般認為在電路最佳化上，越靠近前面階段的影響程度越高，若能在電路設計階段、閘級電路合成階段就將架構設定好，不該在實體佈局階段事倍功半、費工費時。

於是元件種類選擇策略變為閘級電路合成階段的責任逐漸成為顯學，有趣的是當我們選擇降低電壓閥值和通道長度，企圖換取性能的線性變化時，將會發現其相對功耗會呈指數變化，原因在於漏電流和電壓閥值及通道長度的變化乃是指數關係。

因此就理論來說，晶片設計者不得不犧牲許多功耗才能換來性能的些微改善，此問題在進入28nm製程以下後就變得非常令人擔憂，因為漏電流在先進製程所佔的比例越來越高，且漏電流還會隨著溫度上升而跟著倍增，此功耗可謂電路開啟性能模式時的最大拘束器。

雖然鰭狀電晶體暫且延緩了16nm和10nm這兩代製程的漏電流困境，但只要製程繼續微縮，功耗問題仍會浮現。這種不對稱的性能與功耗取捨在元件選擇上至關重要，特別是對於追求高性能或低功耗的電路設計部分。

不少晶片設計者認為，如果能在閘級電路合成階段就限制或停止使用功耗偏大的LVT和短通道元件，想必能夠大幅降低漏電流功耗。事實上這種方法至今仍被許多人廣泛接受，出發點確實也是為了降低功耗，但我相信許多晶片設計者都有遭遇過以下類似經驗，在進行閘級電路合成時幾乎只使用HVT、SVT和長通道元件，竟得到了意料之外的結果。

本來是為了降低功耗，然而刻意不使用LVT和短通道元件後，由於時序太難收斂，自動化工具只好大量放入緩衝元件以平衡各部分電路的時序要求，最後迫使合成之後的電路面積大大增加，使用的元件數量比原本多出甚多，反而導致整體功耗更大。

或者是另一種兩難的狀況，只使用HVT、SVT和長通道元件雖然也能收斂時序，面積增長亦在可接受範圍，可是若使用LVT和短通道元件的話，能夠明顯以較低電壓達成目標，不可否認在電路啟動性能模式時須承受較高功耗，卻同時擁有較低功耗的效能模式。

那麼到底是該追求LVT和短通道元件帶來的較低功耗省電模式？還是繼續只使用HVT、SVT和長通道元件確保性能模式的功耗處於可接受範圍？

對於一流的晶片設計者而言，閘級電路合成時須因應不同電路特性而在功耗和性能之間進行取捨，以達到滿足面積、性能和功耗要求的平衡點或甜蜜點。

又相同製程下不同元件的良率其實也有所差異，若再把這項因素也考慮進來，如何最大限度地提高晶片性能和降低量產風險，再基於某些考量而加以使用或避免某些元件，實是面對新製程的一大挑戰。